JROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04171744

PUBLICATION DATE

18-06-92

APPLICATION DATE

02-11-90

APPLICATION NUMBER

02298695

APPLICANT :

MITSUBISHI ELECTRIC CORP;

INVENTOR:

OBATA MASANORI;


INT.CL.

H01L 21/90 H01L 21/3205

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To provide a reliable semiconductor device with reduced contact resistance by cleaning a lower aluminum wiring layer exposed through a contact hole by dry etching using a mixture of rare gas and hydrogen to remove the denatured layer on the wiring surface.

CONSTITUTION: A lower aluminum wiring layer 3 is cleaned by dry etching using an argon-hydrogen mixture through a contact hole. The fluorine and oxygen in a denatured layer are converted into hydrofluoric acid and water both by the physical action of argon plasma and by the chemical reaction of hydrogen. The reaction temperature is lower than the process temperature, but the hydrofluoric acid and water are evaporated. An upper aluminum wiring layer 5 is formed on a second insulating film 4 in such a manner that it is connected electrically with the lower wiring layer 3 through a contact hole. According to this method, the contact resistance between wiring layers is reduced, and a reliable device is obtained.

COPYRIGHT: (C) JPO

PTO 2002-3523

S.T.I.C. Translations Branch

⑩ 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

平4-171744

Sint, Cl. 1 H 01 L 21/90 識別配号 庁内整理番号

❸公開 平成4年(1992)6月18日

7353-4M

H 01 L 21/88 審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 半導体装置の製造方法

> ②符 顧 平2-298695

22出 願 平2(1990)11月2日

@発 明 者

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

@発 明 者

公

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

明 ΙE

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

切出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄

外2名

1. 発明の名称

削記下地層上に、所定位置にコンタクトホール を有する層間絶縁順を形成する工程と、

前記コンタクトホールを介して露出された前記 下層アルミ尼線層を希ガスと水素ガスの混合ガス を用いてドライエッチクリーニングをする工程と、

前起展開絶経験上に、前記コンタクトホールを 介して前紀下層アルミ配線圏と推気的に接続する ように上層配線層を形成する工程を構えた半導体 袋間の製造方法。

3. 発明の詳細な説明

(位 業 上 の 利 用 分 野)

この危明は、下暦アルミ昆線層と上層配線層と をコンタクトホールを介して接続する半得体装置 の製造方法に関する。

体装置は通常アルミ多層配線構造を何する。 第2回はアルミ多層配線構造を行する従来の水

次に、第2回に示した半導体装置の製造方法を 述べる。まずシリコン佐板1上に第1の層間絶報 膜2を形成し、コンタクトホールを設ける。そし て、政コンタクトホールを介してシリコン延収1 と電気的に接続するようにパターニングされたド ルミ配線服3を形成する。次に、F脳アルミ 配線 顕 3 上に 節 2 の 勘 間 絶 練 膜 4 を 形 成 す る。 そ して、写真観版法によりコンタクトホール開孔部 以外の領域を買うフォトレジストを形成し、この フォトレジストをマスクとしてファ股系論液によ る程式エッチングと、CHRgとOg容を生成分 ガスとした反応性イオンエッチングとを引み合わ せたテーパーエッチング法により第2の柏緑筋4 を選択的に除去し、下層アルミ配線層3と後に形 成する上層アルミ配線層らとを想気的に接続する ためのコンタクトホールである電気的接続部(以

Species come

Tyloo

Some can be

Some dead

特別平 4-171744(2)

『Vla-hole即という)を形成する。

フォトレジスト形成的及びエッチング時に生じる反応生成物などは、エッチング後に襲撃プラズマや湿式化学処理法を用いて除去する。

Via-hole部形成工程中、下脳アルミ化線隔3はVia-hole部を介してCHF3不のファ索系ガスや破棄ガスのブラズマにさらされるため、下層アルミ配線勝3の裏面には100オングストローム程度のアルミの変質隔(ファ化物や酸化物)6ができている。

次に、アルゴンガスプラズマによるスパックエッチングによりこの変質層 6 を除去する。これは、下層アルミ配線 8 3 と上層アルミ配線 借ちとのコンククト特性を良好に関っためである。

次に、 科空中でスパック法により、上届アルミ、 配は暦 5 を V i a - h o l e 部を介して下層アルミ 配は暦 3 に電気的に接続するように形成し、写 攻製版法とエッチング法によりパクーニングする。 上層アルミ 配線 勝るは A B - S I 、 A B - S i -C u 、 A B - C u 等のアルミ合金線が用いられる。

この 発明に係る半球体装度の製造方法は、下隔アルミ配口降を協えた下地路を原列する工程と、前紀下地隔上に、所定位置にコンタクトボールを有する 周間 絶縁膜を形成する 工程と、前記コンタクトホールを介して移出された前紀下隔アルミ配線を参がスと水 メガスの 配合ガスを用いて ドライエ・ディーング する工程と、前記路側 松根 ほとに、前記コンタクトホールを介して前紀下路 アルミ配線 圏と形成する 工程を解えている。

(AH)

この 動明においては、コンタクトホールを介しては出された下層アルミ配は関を がガスと水 なガスの混合 ガスを用いてドライエッチクリーニングする 工程を設けているので、下層アルミ配は 層 炎 断に 形成された 変質層は、 物類的手法のみならず 化学的手法によっても除去される。

(尖脆例)

第 1 図はこの 発明に係る半導体装置の 製造方法 の一支施例を用いて製造した半導体装置の断面図 さらに、Via‐hole部でのド層アルミ化 株番3と上層アルミ化は優ちとのミキシング状態 を向上させるため、400~450℃程度の温度 で熱処理を行う。

(発明が解決しようとする構題)

従来の半場体装置は以上のような!信で行われ、 変質務らの除去をアルゴンガスプラズマによるスパッタエッチングという物理的手法で行っている ため、スパッタエッチングで除去された変質的らの 粒子が下層アルミ配線層3の表面に円付着し、 上層アルミ配線層5を形成した場合、下層アルミ 配線層3とのコンククト抵抗が増加するととしに、 Viu-hole部のエレクトロマイグレーション が低性やストレスマイグレーション耐性などの借 類性が悪化するという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、コンククト抵抗が小さく、かつ信頼性の高い半導体装置の製造方法を得ることを目的とする。

(環境を解決するための手段):

である。

次に、第1凶に示した非導体装置の製造方法を述べる。従来と同様の方法によりシリコン基版 1 上に第1の層間絶縁期 2、下層アルミ配線形 3、 Via-hole都を行する第2の層間絶縁 64 を財政する。このとき従来と同様にVia・hole部を介して務出している下層アルミ配線 63 に変質層 6 か形成される。

次に、前ガスであるアルゴンガスと水光ガスの 飛合ガスを用いて、Via-hole 間を介して 路出された下脳アルミ配線協当にドライエッチク リーニングを増すと、従来と同様アルゴンガスブ ラズマによるスペッタエッチング(物型的引法) とともに、水紫ガスと変質層らに含まれているフ ッな及び腹帯が図応(化学的手法)して、HFや 水ができる。HFの沸点は19.5℃であり、水 の沸点は190℃である。半導体装置の製造工程 の離底は通常これらの湿度より高いのでHFや水 は蒸気となり除去される。そのため、洗涤のよう にスパッタエッチングにより除去された変質摘6

- 6 -

特別平 4-171744(3)

の娘子が再付着しても化学的手法により発金に除 4まれる。

次に従来と同様の方法により第2の個問絶段限4上に、Vla-hole 配を介して下層アルミ配料層3と地気的に接続するように上層アルミ配料の下隔アルミ配料層3の数面に形成されていた数質 B6は完全に除去されているので、下層アルミ配料層3と上級アルミ配料層5のコンタクト版は脱降 B3と上級アルミ配料層5のコンタクト版におけるエレクトロマイグレーション耐性などの信頼性も悪化することにない。

なお、上記実施例では下層、上層配線ともにアルミ配線の場合を示したが、上層配線はアルミ配線ではくてもよい。

また、希ガスはアルゴンガスに限定されない。 (発明の効果)

以上のようにこの発明によれば、コンククトホールを介して露出された下層アルミ配線器を発が


スと水素ガスの混合ガスを用いてドライエッチクリーニングする工程を設けているので、 ド脳 アルミ配線 医 数面に形成された 変質層は、物理的 下法のみなうず化学的手法によっても解析される。 その 枯果、 上脳配線 医と下脳 アルミ配線 脳の コンククト抵抗が低くなるとともに、 Via-hole 郎のエレクトロマイグレーション耐性などの は 領性も高くなるという効果がある。


4. 図面の前単な説明

第1 図はこの発明に係る下導体装置の製造方法の一実権例を説明するための図、第2 図は従来の半導体装置の製造方法を説明するための図である。 図において、3 は下層アルミ配線層、4 は第2 の層間絶縁膜、5 は上層アルミ配線層である。

なお、図中、同一符号は同一、又は旧当部分を 系す。

化阻人 人 岩 增 雄





1

JAPANESE PATENT OFFICE PATENT JOURNAL (A) KOKAI PATENT APPLICATION NO. HEI 4[1992]-171744

Int. Cl. 5:

H 01 L 21/90

21/3205

Identification Code:

Α

Sequence Nos. for Office Use:

7353-4M

7353-4M

Filing No.:

Hei 2[1990]-298695

Filing Date:

November 2, 1990

Publication Date:

June 18, 1992

No. of Claim:

1 (Total of 3 pages)

Examination Request:

Not requested

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

[Handotai sochi no seizo hoho]

Inventors:

Naohiko Takeshita, et al.

Applicant:

Mitsubishi Electric Corp.

Agent:

Masuo Oiwa, patent attorney, and

2 others

[There is no amendment to this patent.]

Claim

A method for manufacturing a semiconductor device which involves a step in which a base layer provided with a lower aluminum wiring layer is prepared, a step in which an interlayer insulating film having contact holes at prescribed positions is formed on the aforementioned base layer,

a step in which dry etching cleaning is applied to the aforementioned lower aluminum wiring layer exposed via the aforementioned contact holes using a mixed gas including a rare gas and a hydrogen gas, and

a step in which an upper wiring layer is formed on the aforementioned interlayer insulating film while achieving electrical connection with the aforementioned lower aluminum wiring layer via the aforementioned contact holes.

Detailed explanation of the invention

Industrial application field

The present invention pertains to a method for manufacturing a semiconductor device in which a lower aluminum wiring layer and an upper wiring layer are connected via contact holes.

Prior art

Usually, a semiconductor device has an aluminum multi-layer wiring structure. Figure 2 is a cross section of a conventional semiconductor device having such an aluminum multi-layer wiring structure.

Next, the method for manufacturing the semiconductor device shown in Figure 2 will be described. First, first interlayer insulating film 2 is formed on silicon substrate 1, and contact holes are created. Then, lower aluminum wiring layer 3 is formed in a pattern to achieve electrical connection with silicon substrate 1 via said contact holes. Next, second interlayer insulating film 4 is formed on lower wiring layer 3. Then, a photoresist is formed by means of a phototype processing method over the entire area except the parts where the contact holes are created, and second insulating film 4 is removed selectively by means of a taper etching method, a combination of wet etching utilizing fluoric acid and reactive ion etching utilizing CHF₃ and O₂ as primary ingredient gases, using said photoresist as a mask in order to create electrical connection parts (will be referred to as via-hole parts, hereinafter), that is, contact holes for achieving electrical connection between lower aluminum wiring layer 3 and upper aluminum wiring layer 5 to be formed later.

Reaction products created during the photoresist formation and the etching are removed after the etching is completed using an oxygen plasma or a wet chemical processing method. Because lower aluminum wiring layer 3 is exposed to plasma from a fluorine type gas, such as CHF₃, or gaseous oxygen through the via-holes during the via-hole creating process, degenerated aluminum layer (fluoride or oxide) 6 is formed to a thickness of 100 Å or so on the surface of lower aluminum wiring layer 3.

Next, said degenerated layer 6 is removed by means of sputtering etching utilizing an argon gas plasma. This is done in order to keep the contact characteristic between lower aluminum wiring layer 3 and upper aluminum wiring layer 5 good.

Next, upper aluminum wiring layer 5 is formed in a vacuum by means of the sputtering method while achieving electrical connection with lower aluminum wiring layer 3 via the via-hole parts, and a pattern is created by means of the phototype processing method and an etching method. A film made of an aluminum alloy, such as Al-Si, Al-Si-Cu, or Al-Cu, is utilized for upper aluminum wiring layer 3 [sic; 5].

Furthermore, a heat treatment at around 400-450°C is applied in order to improve the mixing condition of lower aluminum wiring layer 3 with upper aluminum wiring layer 5 at the via-hole areas.

Problem to be solved by the invention

The conventional semiconductor device was created according to the aforementioned process; wherein, the removal of degenerated layer 6 is achieved using a physical method called sputtering etching utilizing an argon gas plasma. Thus, removed particles of degenerated layer 6 adhered back to the surface of lower aluminum wiring layer 3, creating a problem that the contact resistance with lower aluminum wiring layer 3 increased, and the reliabilities of the electromigration tolerance and the stress migration tolerance at the via-holes deteriorated when upper aluminum wiring layer 5 was formed.

The present invention was made to solve the aforementioned problem, and its purpose is to realize a method for manufacturing a semiconductor device with little contact resistance and high reliability.

Means to solve the problem

The method for manufacturing a semiconductor device pertaining to the present invention involves a step in which a base layer provided with a lower aluminum wiring layer is prepared, a step in which an interlayer insulating film having contact holes at prescribed positions is formed on the aforementioned base layer, a step in which dry etching cleaning is applied to the aforementioned lower aluminum wiring layer exposed via the aforementioned contact holes using a mixed gas comprising a rare gas and a hydrogen gas, and a step in which an upper wiring layer is formed on the aforementioned interlayer insulating film while achieving electrical connection with the aforementioned lower aluminum wiring layer via the aforementioned contact holes.

4

Function

In the present invention, because the step in which dry etching cleaning is applied to the lower aluminum wiring layer exposed via the contact holes using a mixed gas comprising a rare gas and a hydrogen gas is provided, the degenerated layer formed on the surface of the lower aluminum wiring layer is removed by means not only of a physical method but also of a chemical method.

Application example

Figure 1 is a cross section of a semiconductor device created using an application example of the method for manufacturing a semiconductor device pertaining to the present invention.

Next, the method for manufacturing a semiconductor device shown in Figure 1 will be described. First interlayer insulating film 2, lower aluminum wiring layer 3, and second interlayer insulating film 4 with via-holes are formed on silicon substrate 1 using the same conventional method. At this time, degenerated layer 6 is formed on lower aluminum wiring layer 3 exposed by the via-hole parts, like in the past.

Next, when dry etching cleaning is applied to lower aluminum wiring layer 3 exposed by the via-hole parts using a mixed gas comprising an argon gas as a rare gas and a hydrogen gas, sputtering etching (physical method) with the plasma of the argon gas is realized, like in the past, and HF and water are created as the fluorine and the oxygen contained in the hydrogen gas and degenerated layer 6 react with each other (chemical method). Boiling point of HF is 19.5°C, and the boiling point of hydrogen is 100°C. Because the semiconductor manufacturing process is usually carried out under a temperature higher than said temperatures, the HF and water are removed as vapors. Thus, even when the particles of degenerated layer 6 removed during the sputtering etching adhere again, like in the past, they are removed completely by the chemical method.

Next, upper aluminum wiring layer 5 is formed on second interlayer insulating layer 4 while achieving electrical connection with lower aluminum wiring layer 3 through the via-holes using the same conventional method. At this time, because degenerated layer 6 that used to be present on the surface of lower aluminum wiring layer 3 at the via-holes is already removed completely, the contact resistance between lower aluminum wiring layer 3 and upper aluminum wiring layer 5 is not as high as in the past, so that the reliabilities of the electromigration tolerance and the stress migration tolerance do not deteriorate, either.

Furthermore, although a case in which the lower and the upper wiring layers are of aluminum wiring was shown in the aforementioned application example, the upper layer wiring does not have to be of aluminum wiring. Moreover, the rare gas is not limited to argon gas.

5

Effect of the invention

As described above, because the step in which dry etching cleaning is applied to the lower aluminum wiring layer exposed via the contact holes using the mixed gas comprising the rare gas and the hydrogen gas is provided, the degenerated layer formed on the surface of the lower aluminum wiring layer is removed by means not only of the physical method but also of the chemical method. As a result, the present invention offers an effect that the contact resistance between the upper aluminum wiring layer and the lower aluminum wiring layer is reduced, and the reliabilities of the electromigration tolerance and the stress migration tolerance at the via-holes are improved.

Brief description of the figures

Figure 1 is a diagram for explaining the application example of the method for manufacturing a semiconductor device pertaining to the present invention, and Figure 2 is a diagram for explaining the conventional method for manufacturing semiconductor devices.

In the figures, 3 indicates the lower aluminum wiring layer, 4 indicates the second interlayer insulating film, and 5 indicates the upper aluminum wiring layer.

Furthermore, in the figures, the same symbols indicate the same parts or equivalents.




Figure 1

Key: 3 Lower aluminum wiring layer
4 Second interlayer insulating film
5 Upper aluminum wiring layer

DEC-11-2003 17:07

FPCD6134

972 917 4417 P.10

6




Figure 2